|
EMC設計の机上評価
 概要
- 設計されたＰＣＢは、機能回路図をＰＣＢ情報・部品情報・構造情報を盛込んだ形に書き換えることで、ＰＳｐｉｃｅ等の回路シミュレータを使用して机上評価できます。
- PSpice A/D 評価版はサイバネット社のダウンロードサイト等から入手できます。
- ＰＣＢ・部品・構造・ケーブル負荷等の設計情報は、ＤＣ〜ＥＭＣ仕様上限周波数（１ＧＨｚ）まで評価可能な高周波等価回路に置換え、機能回路図を等価回路図に置き換えた形でシミュレーションできます。
- 全体回路のシミュレーションの前に、電源ライン・特に長い配線・ケーブル負荷の入出力ライン・ＰＣＢより突起している部品等の問題個所の回路ブロックについて、周波数解析を実施し当該周波数範囲内の共振の有無を確認する手順が効率的と思われます。
- 全体回路のシミュレーションは、時間軸で過渡解析を実施し、その後データのフーリエ変換を実施し当該周波数範囲内に不要輻射の可能性がある＜ＰＣＢ・部品上の高周波高電位点＞があるかどうか確認します。
- ３項・４項の確認で当該周波数範囲内に共振点がある場合は、机上で対策しシミュレーションにて再確認します。
- このプロセスで最も重要な事柄はＰＣＢ・部品等の電気的等価回路の信憑性ですが、ネットワークアナライザー、インピーダンスアナライザー等を用いて、理論値と実測値との整合をとった方が良いでしょう。
具体的考え方
等価回路作成
- プリント基板
- プリント基板のパターンを高周波的に見ると、分布定数伝送線路として記述できます。
- プリントパターンの諸定数が明らかになると、パターンは＜特性インピーダンス＞・＜電気長＞に変換出来ます。
- PSpice上の伝送線路モデルに＜特性インピーダンス＞・＜電気長＞・＜電気長を与える周波数＞のパラメータを設定し、シミュレーションに使用する。
- 電気部品・電子部品
- 電気部品・電子部品は高周波等価回路で記述します。
- 高周波等価回路はDC〜１GHzまでの周波数で評価されたものとします。
- 高周波等価回路は以下の方法で抽出します。
１）部品メーカーから提出させる。
２）インピーダンスアナライザーで実測する。
３）ネットワークアナライザーで実測する。
- ケーブルハーネス
- ケーブルハーネスも高周波的に見て分布定数伝送線路として記述できます。
- ケーブルハーネスの物理定数が明らかになると、ケーブルは＜特性インピーダンス＞・＜電気長＞に変換できます。
- PSpice上の伝送線路モデルに＜特性インピーダンス＞・＜電気長＞・＜電気長を与える周波数＞のパラメータを設定し、シミュレーションに使用します。
- ケーブル負荷
シミュレーション
- 回路図の書き換え
シミュレーションを実施する前に、機能回路図を高周波等価回路に置き換えて書き換えます。
- プリント配線、負荷ケーブルは分布定数電送線路モデルに書き換えます。
- その他部品は高周波等価回路に書き換えます。
- 周波数解析
機能のシミュレーションの前に、机上で抽出した問題個所について周波数解析を実施し、当該周波数範囲での共振の有無を確認した方が良いでしょう。
- 設定
電源インピーダンス
周波数範囲
電圧（電流）プルーブ位置
- 過渡解析
実際のスイッチング波形を電源として過渡解析を実施し、時間軸での回路機能を確認します。
時間軸シミュレーション結果をフーリエ変換し、回路中に周波数スペクトラムの突出する個所が無いか確認します。
- 設定
電源インピーダンス
解析時間
電圧（電流）プルーブ位置
- 机上対策
周波数解析・過渡解析を実施後、周波数範囲内に共振が認められた場合は回路図上で対策し効果を再確認します。
- ＰＣＢ配線
寸法を加減して共振周波数をずらす
整合回路の追加による回路整合
抵抗追加によるＱの低下
- 電気部品
部品の再選定
抵抗追加によるＱの低下
部品配置・方向の工夫による影響の減少
- ケーブルハーネス
ケーブル長を加減して共振周波数をずらす
ケーブル中間に高周波接地ポイントを設け共振周波数をずらす。
抵抗追加によるＱの低下
- 負荷
整合回路追加による回路整合
|
|